环形总线时代
在早期的多核处理器中（8-32核），环形总线（Ring Bus）是最流行的互联方案。所有核心和缓存Bank沿一个或多个环形链路依次连接，数据在环上逐跳传递。环形总线的优势在于设计简单、面积开销小，但当核数超过50后，环上的平均跳数急剧增加，延迟和功耗不可接受。
2D Mesh的兴起
随着核数突破100大关，2D Mesh成为主流选择。每个核与四个邻居形成网格连接，平均通信距离从O(N)降至O(sqrt(N))。在256核配置下，Mesh的最长通信距离为30跳，远优于Ring的128跳。此外，Mesh的规整结构非常利于物理设计和后端验证。
2D Torus与层次化互联
在Mesh基础上增加环绕连接的2D Torus使得最长通信距离减半。2048核处理器采用了层次化互联：芯片被划分为多个Tile，Tile内采用全相连或Crossbar，Tile间采用2D Torus。这种混合拓扑兼顾了局部通信的高带宽与全局通信的低延迟。
下一代：硅光互联与3D堆叠
展望未来，硅光互联有望打破电互联的带宽-距离积限制。片上光波导可实现Tbps级别的单通道带宽，且功耗几乎不随距离增长。结合3D芯片堆叠技术，逻辑Die与内存Die在垂直方向紧密耦合，将最远通信距离从芯片对角线缩短到垂直方向的数百微米。